LCMXO2-1200HC-4TG144I IC FPGA 107 I/O 144TQFP

תיאור

למשפחת MachXO2 של PLDs עם הספק נמוך במיוחד, מיידיות ולא נדיפות, יש שישה מכשירים עם צפיפות הנעה בין 256 ל-6864 טבלאות חיפוש (LUT).בנוסף ללוגיקה הניתנת לתכנות בעלות נמוכה מבוססת LUT, מכשירים אלה כוללים זיכרון RAM (EBR) מוטבע, זיכרון RAM מבוזר, זיכרון פלאש משתמש (UFM), לולאות נעולות שלב (PLL), תמיכה ב-I/O סינכרוני מקור מהונדס מראש, תמיכה בתצורה מתקדמת כולל יכולת אתחול כפול וגרסאות מוקשחות של פונקציות נפוצות כגון בקר SPI, בקר I2 C וטיימר/מונה.תכונות אלו מאפשרות שימוש במכשירים אלו ביישומי צרכנים ומערכת בעלות נמוכה ובנפח גבוה.מכשירי MachXO2 מתוכננים בתהליך של 65 ננומטר לא נדיף בהספק נמוך.לארכיטקטורת המכשיר מספר מאפיינים כגון קלט/פלט ניתנים לתכנות עם הפרשי תנופה נמוכה והיכולת לכבות את בנק I/O, PLLs על שבב ומתנדים באופן דינמי.תכונות אלו מסייעות בניהול צריכת חשמל סטטית ודינמית וכתוצאה מכך הספק סטטי נמוך עבור כל בני המשפחה.מכשירי MachXO2 זמינים בשתי גרסאות - מכשירי הספק אולטרה נמוך (ZE) ומכשירי ביצועים גבוהים (HC ו-HE).מכשירי ההספק האולטרה-נמוכים מוצעים בשלוש דרגות מהירות -1, -2 ו-3, כאשר -3 הוא המהיר ביותר.באופן דומה, המכשירים בעלי הביצועים הגבוהים מוצעים בשלוש דרגות מהירות: -4, -5 ו -6, כאשר -6 הוא המהיר ביותר.להתקני HC יש ​​וסת מתח ליניארי פנימי התומך במתחי אספקה ​​חיצוניים של VCC של 3.3 וולט או 2.5 וולט. התקני ZE ו-HE מקבלים רק 1.2 וולט כמתח אספקת VCC חיצוני.למעט מתח אספקת החשמל, כל שלושת סוגי המכשירים (ZE, HC ו-HE) תואמים פונקציונלית ותואמים פינים זה לזה.ה-MachXO2 PLDs זמינים במגוון רחב של חבילות מתקדמות ללא הלוגן, החל מחסכון במקום 2.5 מ"מ על 2.5 מ"מ WLCSP ועד ל-23 מ"מ על 23 מ"מ fpBGA.התקני MachXO2 תומכים בהעברת צפיפות בתוך אותה חבילה.טבלה 1-1 מציגה את צפיפות LUT, חבילה ואפשרויות I/O, יחד עם פרמטרים מרכזיים אחרים.הלוגיקה הסינכרונית של המקור המהונדסת מראש המיושמת במשפחת מכשירי MachXO2 תומכת במגוון רחב של תקני ממשקים, כולל הילוכים LPDDR, DDR, DDR2 ו-7:1 ל-I/O תצוגה.